--- Was ich habe gemacht
01
02
Optimising Deep Learning model performance through the integration of a Time-Triggered Memory cache with Versatile Tensor Accelerator
Neural Network implementation on TE0802 Zynq Ultrascale+ using Vitis HLS
Development of custom Linux OS for TE0802 Zynq Ultrascale+ Board with TVM/VTA Interface
DRAM pattern analysis for VTA Load module schedule simplification
01
02
01
02
Alarm clock with LED display configuration
Traffic Light with Emergency provision during special circumstances
--- Was ich habe gemacht
01
02
Optimierung der Leistung von Deep-Learning-Modellen durch die Integration eines zeitgesteuerten Speichercaches mit Versatile Tensor Accelerator
Implementierung eines neuronalen Netzwerks auf TE0802 Zynq Ultrascale+ mit Vitis HLS
01
02
Entwicklung eines benutzerdefinierten Linux-Betriebssystems für das TE0802 Zynq Ultrascale+ Board mit TVM/VTA-Schnittstelle
DRAM-Musteranalyse zur Vereinfachung des VTA-Lademodulplans
01
02
Wecker mit LED-Anzeigekonfiguration
Ampel mit Notfallvorkehrung für besondere Umstände